在先进制造与集成电路产业加速发展的背景下，晶圆缺陷检测正由“离线抽检”向“产线级全检”演进，量产环境对检测系统的精度、稳定性与实时性提出了前所未有的要求。随着制程节点不断缩小、工艺复杂度持续提升，缺陷呈现出尺寸微小、对比度低、形态多样和分布稀疏等特征，传统检测系统在高速扫描精度、弱缺陷检出率、跨工艺适配能力及长期稳定运行方面暴露出明显瓶颈，难以支撑良率管控与质量闭环的闭环需求。

一方面，现有设备在高速运动条件下易受热漂移、负载扰动和环境振动影响，定位精度随时间退化，难以在大尺寸晶圆上稳定实现亚微米级控制；另一方面，依赖全监督学习的检测算法对标注数据高度敏感，在弱缺陷与新工艺场景下泛化能力不足，面对样本稀缺与分布漂移时易出现漏检与误检。同时，海量高分辨率图像带来的计算压力，使得GPU-only方案在时延、能耗与长期稳定性上难以满足产线7×24小时连续运行的工程要求。

因此，亟需面向量产场景构建一套“高精度、高稳定性、高性能”的晶圆缺陷检测技术体系，从运动平台、感知链路、算法模型到异构计算系统进行全链条协同设计，突破微小、低对比度缺陷的可靠检测与高速在线处理两大核心瓶颈。通过引入高精度闭环运动控制、面向弱缺陷的智能算法以及FPGA+CPU+GPU异构协同架构，可在保证亚微米级定位精度的同时，将单帧检测时延压缩至毫秒级，并实现长期稳定运行。

本项目的实施，将直接服务于晶圆量产场景，显著提升缺陷检测的自动化水平与可靠性，为良率管控和质量闭环提供关键技术支撑，对于推动高端制造装备向智能化、国产化与规模化应用迈进具有重要现实意义和迫切必要性。

研究内容1：高精度直驱式晶圆高速扫描平台

面向大尺寸晶圆高速扫描与严苛工业环境，构建高刚性直驱运动平台，融合光栅尺、干涉仪、温振传感与实时控制器，形成多源感知的全闭环运动控制体系。重点研究纳米级轨迹控制与长期稳定运行机制，通过热漂移建模、振动抑制与负载补偿，实现运动闭环的自适应精度修正，在≥1 m/s扫描速度下维持±0.1μm级定位一致性，保障7×24小时连续运行条件下的高质量成像与重复定位精度。

研究内容2：跨件号自适应缺陷检测算法

面向弱缺陷、低对比度及多件号、多工艺差异显著的产线环境，构建跨件号统一的缺陷表征与候选区域增强模型。通过多尺度显著性增强与区域可选生成，提高微小缺陷的可分性；引入结构—工艺双编码机制，实现缺陷语义与工艺风格的解耦；结合半监督伪标签、对比学习与知识保持策略，实现少样本条件下的快速适配。在此基础上，设计轻量化参数校准与增量更新机制，结合漂移检测实现在线自适应修正，避免频繁重新训练带来的停机风险，形成跨批次、跨件号、跨设备稳定识别的缺陷检测模型。

研究内容3：异构协同高性能检测系统

针对线阵相机高速采集与毫秒级推理需求，构建“FPGA+CPU+GPU”异构协同加速体系。前端由FPGA完成畸变校正、亮度均衡与ROI生成，中端进行统一调度与缓存管理，后端完成特征聚合与深度推理；通过零拷贝传输、DMA与NUMA亲和优化，实现算子按特性分配与全链路流水线并行。形成面向节拍约束的实时调度机制，实现高吞吐、低时延、稳定运行，单帧检测时延压缩至≤10 ms，并支撑7×24小时连续运行。

研究内容4：量产级系统集成与示范应用

构建覆盖检测、追溯、分析与运维的系统化平台，按照SEMI E142/SECS-GEM标准实现与MES对接，形成“缺陷—晶圆—批次—工艺—设备”的全链路关联。采用全量图像与ROI分层存储机制，支撑复检、模型持续优化与工艺回溯；在多工艺、多设备、多场景下完成示范部署与验证，实现规模化量产应用。

通过上述四项研究内容的协同推进，将形成“运动—算法—算力—数据追溯”深度融合的一体化晶圆缺陷检测平台，实现从高速扫描、弱缺陷稳定识别，到毫秒级推理与产线级闭环优化的全链条突破，为晶圆制造良率提升与国产高端检测装备工程化应用提供关键技术支撑。

团队自2013年以来持续深耕半导体晶圆缺陷检测领域，在光学图像处理、多尺度特征提取与弱监督学习等方向形成了系统化技术积累，是国内少数同时具备“核心算法研发能力、原型系统构建能力与产线级验证经验”的专业团队之一，其技术路线与本项目在“弱缺陷识别、复杂工艺适配与量产级稳定运行”等核心目标上高度一致。

在算法与技术积累方面，团队已构建较为完整的缺陷检测算法体系。自主研发的缺陷分类算法框架兼容TensorFlow与PyTorch双引擎，能够支持28纳米至14纳米制程的缺陷模式识别，已在头部FAB 厂完成累计五千小时的稳定性测试，充分验证了算法的工业适用性与鲁棒性。

在系统原型与工程实践方面，团队已构建第三代AI检测原型机（ADC-Pro3），集成 多光谱成像模块与边缘计算单元，在实验室环境下实现缺陷分类准确率92.3%，覆盖划痕、脏污、颗粒等二十类常见缺陷，处理速度达到每分钟一千二百帧，对应300毫米晶圆每小时可处理三百片产能，功耗控制在每通道85瓦以内，相较同类产品降低约四成，为高精度实时检测提供了坚实基础。

在技术条件与优势方面，团队已部署NVIDIA DGX A100超算集群（8×A100 80GB GPU），总算力达到1.6PFLOPS，可支持千亿参数级深度学习模型训练，同时构建容量1.2PB、带宽40GB/s的分布式存储系统，采用Ceph与Lustre混合架构，满足高并发数据读写需求。团队与国内三家半导体制造企业建立了长期合作关系，获取覆盖5纳米、7纳米及14纳米制程的缺陷样本库，累计标注数据量超过200TB。通过动态稀疏化技术，可降低模型推理时GPU显存占用约65%，支持边缘端部署；创新提出的时空注意力机制在晶圆边缘区域缺陷检测中准确率提升约8.7%，为多模态、高精度实时检测及智能工艺优化提供了有力支撑。

在相关研究成果方面，团队已在国内知名晶圆厂部署五台ADC-Pro3设备，覆盖5纳米逻辑芯片产线，实现分类速度较人工复检提高约二十倍，缺陷分类准确率达到95.1%，较传统方法 提升3.2个百分点，同时月均良率提升约1.8%，有效降低了缺陷逃逸带来的生产损失。团队还建立了缺陷知识图谱，将设计版图（GDSII）与工艺参数（CD/Overlay）自动关联，将问题定位时间从原先的八小时缩短至十五分钟，为产线快速反馈与工艺优化 提供了可靠的数据支撑。

构建面向大尺寸晶圆的产线级检测平台，实现重复定位精度±0.1μm、扫描速度≥1m/s；在微小与稀有缺陷场景下达到缺陷分类准确率≥99.5%、误检率≤0.1%；通过“FPGA+CPU+GPU”异构协同，将单帧检测时延压缩至≤10 ms，较GPU-only方案效率提升50%以上，并支撑7×24小时稳定运行。

1.工程化系统交付物；

2.生产线示范运行报告；

3.最终验收测试报告；

4.项目总结文档及知识产权成果。