本发明公开了一种基于多顶栅结构的晶体管，包括基底和处在基底上的介质层，所述介质层上设有一源区、一漏区以及连接在所述源区和漏区之间的沟道区，所述沟道区与至少两个顶栅连接，其中一个顶栅作为输出极，其余顶栅均作为输入极，所述的源区漏区、所有顶栅在介质层的下表面共面。本发明晶体管设有一个或一个以上用于控制沟道区的载流子的输入极，改变输入极的电压控制晶体管的输出状态，进而用一个晶体管实现多种逻辑输出，能够减少逻辑电路中晶体管的个数，逻辑电路的制备方法简单。且使用顶栅和沟道共面的设计，有效缩小了晶体管的体积，有利于提高逻辑电路的集成度，降低制作成本。